Корзина

0  Товары

0.00 RUB

Вход

Классический вход

Сообщество

Verilog

Verilog

Verilog, Verilog HDL (англ. Verilog Hardware Description Language) — это язык описания аппаратуры, используемый для описания и моделирования электронных систем. Verilog HDL, не следует путать с VHDL (конкурирующий язык), наиболее часто используется в проектировании, верификации и реализации (например, в виде СБИС) аналоговых, цифровых и смешанных электронных систем на различных уровнях абстракции.

Заголовок Дата создания
Создание процессора со свободная архитектурой RISC-V. Часть 1. 18 августа 2019
Эмуляция EDID информации HDMI интерфейса на FPGA. 20 июня 2019
Разработка системы стереоскопического зрения. 28 апреля 2019
Несколько слов об отладке 1Gb Ethernet-проектов на ПЛИС. 01 октября 2018
Реализация HDMI в ПЛИС. 30 сентября 2018
Как я делал электронные часы на базе FPGA. 23 сентября 2018
Фильтрация изображения на FPGA. 07 августа 2018
Логический анализатор SignalTap на примере счетчика Грея. 23 апреля 2018
New 2018 year gift! 11 декабря 2017
FPGA игра крестики нолики. 07 декабря 2017
Использование LatticeMico32 на примере отладочной платы VE-LCMXO27000HC. 30 ноября 2017
Использование MicroBlaze на примере отладочной платы VE-XC6SLX9. 25 ноября 2017
Виртуальные светодиоды и 7-ми сегментный индикатор. 23 ноября 2017
Разработка табло "электронная очередь". 19 октября 2017
Flappy Bird на FPGA. 08 октября 2017
Клон игры Super Hexagon на FPGA. 02 октября 2017
О видах присваиваний в Verilog. 29 сентября 2017
Нововведения языка SystemVerilog. 27 сентября 2017
Игра Frogger. 21 сентября 2017
Множество Мандельброта средствами FPGA. 20 мая 2017

Карта сайта Визуальная электроника Полезные ссылки сайта Визуальная электроника

Алиса это умеет

Оплата товаров

Пользуясь настоящим веб-сайтом, вы даете свое согласие на использование файлов cookies.
Подробнее. Ok Отмена.